回路 構想編で宣言したとおり、初段はFETの差動2段構成で、終段はコンプリメンタリパラレル構成でいきます。初段は、FETのVdsを押さえるためにカスコード接続とします。今回は小出力のBTL構成のため、電源電圧を低く押さえる事ができ、カスコード接続の効果…
引用をストックしました
引用するにはまずログインしてください
引用をストックできませんでした。再度お試しください
限定公開記事のため引用できません。