設計編１
アンプ回路の設計から開始します。
アンプ回路設計方針
構想編でも説明したとおり、現行のDCアンプの回路をベースとします。
駆動力よりも素の特性重視で見直す方針です。電圧増幅段の電源電圧は三端子レギュレータを使用する予定なので+/-15Vとします。終段は駆動力よりも高域の特性重視する為、パラレル構成をシングルプッシュプルに変更します。その他、昨今の半導体入手事情を考慮して半導体の見直しをします。
初段の設計
初段から見直します。入力はDual J-FET 2SK2145です。当時秋月電子で入手できるDual J-FET唯一の選択肢であったため、現状の入手性が気になり調べてみました。まだ販売されている事が確認できて安心しました。
初段のバイアス電流は1mAの為、GRランク（Idss=2.6～6.5mA）を使用します。チップパッケージなので、変換基板を使ってDIPソケットに装着して使用します。次はカスコードおよび定電流源に使用している2SC1815の状況を確認してみます。オリジナルの東芝製のものはすでに販売終了となっていて、セカンドソースのUNISONIC TECHNOLOGIES製の2SC1815Lが販売されていました。現状使っているGRランク品（hfe=200～400）は在庫切れのため、BLランク品（hfe=350～700）を使う事にします。hfeが高いので良いように思えますが、コンプリメンタリの2SA1015LのBLランク品の扱いがない事が気になりました。
最後はオフセット調整回路を見直します。半固定抵抗の信頼性を考慮して保護用に抵抗２本を追加していますが、今まで半固定抵抗でのトラブルはなかった事から、保護用の抵抗２本を省略します。これで初段の見直しは完了です。
２段目の見直し
２段目は単純な差動アンプです。片側は終段のバイアス調整用の回路が入っているため、差動アンプのコレクタ電圧がアンバランスとなっていました。どこまで効果があるかわかりませんが、反対側の回路にはダイオードを直列に４個挿入してある程度バランスをとる事にします。
ドライバ段と終段
終段はパラレルプッシュプル構成をやめて単純なプッシュプル構成とします。現行アンプで採用しているトランジスタは、価格と許容損失のバランスを考えて選定しました。今回は、入手性を含めて改めて選定しなおします。秋月電子で購入可能で、低周波増幅用で、コンプリメンタリ品のトランジスタを候補として選んでみました。
現行のトランジスタは、許容損失と価格の面では良い選択ですが、ftが他トランジスタに比べて格段に低いです。ftが素の特性にどの程度影響を与えるかわかりませんが、今回はHi-ch用との事でft値も含めて選定し直します。BTL方式の終段に使用する前提で、2SC3422-Y/2SA1359Yに決めました。
続いてバイアス電流を決めます。A級方式とするため、最大出力時のピーク電流の1/2に設定する必要があります。現状は２組のコンプリメンタリペアのため、片側0.38Aとしていましたが、今回は１組のコンプリメンタリペアとなるため、エイヤーで0.47Aとしてみます。この時のA級最大出力は以下となります。
8 x (0.47 x2 /1.41)^2 = 3.5W
現行の真空管Hi-ch用アンプの出力は1W以下なので、足りない事はないと考えます。この時の終段のトランジスタのコレクタ損失は以下となります。
8.6 x 0.47 = 4.0W
トランジスタの信頼性を考慮するといい線ではないでしょうか？次回は上記で決めた仕様を回路に落とし込んで、回路図を完成させます。
つづく（設計編２）
