製作編11
前回選別した終段のコンプリメンタリペアを見直し、初段のDualJFETの実装を行います。
終段コンプリメンタリペア
前回の記事で選別した８つのコンプリメンタリペア表と回路図を眺めていたところ問題があることに気づきました。
選別したコンプリメンタリペアは３ペアがhfeが小さなグループで残り５ペアが大きなグループとなっています。終段はパラレルプッシュプル構成の為、２つのコンプリメンタリペアのhfeが揃っていないと大きなペアの方に大きな電流が流れてしまいます。他にVbeやRb等のパラメーター等があるのでそんなに単純ではないかもしれませんが。改めてhfe測定結果からhfeの小さなグループを４ペア選別した場合と、２ペア選別した場合のペア表を作成してみました。
上がhfe小４ペアの場合で、下が２ペアの場合です。４ペアの場合の各ペアのhfeの最大偏差は4.2%となりました。２ペアの場合は3.8%でした。大差はないかもしれませんが、気分の違いによりhfe小２ペア版の選別結果を使用する事にします。これでパラレルプッシュプルのコンプリメンタリの２つのペアのhfeをほぼ同程度にする事ができます。
初段Dual JFET基板実装
昔はDualJFETの選択肢はいくつかありました。１チップタイプ（2SK150等）や、１つの缶パッケージに特性のそろった２つのFETを納めた物（2SK146等）などです。現在入手可能で初段に使えそうなDual JFETは今回使用する東芝製2SK2145一択の状況です。しかしパッケージが表面実装用スーパーミニ（５端子）しかありません。いつものとおり、DIP変換基板に実装して使用します。このJFETにはランクがあり、Y:1.2-3.0mA, GR:2.6-6.5mA, BL:6.0-14.0mAです。初段のバイアス電流は1mAなのでGR品を選択しました。作業を開始します。
最初はdip変換基板にチップを実装します。作業中に実装基板が動かないように両面テープでテーブルマットに基板を貼り付けます。初めに２つあるゲート端子の１つをハンダ付けし、次に残りのゲートをハンダ付けします。基板を回転させて残りの３端子をハンダ付けすると完了です。こつは端子間のショートを恐れずにたっぷりハンダ付けした後、ハンダ吸い取り網で余分なハンダを吸い取る事です。
加齢による視力の衰えの作業への影響は大きいです。作業にはルーペが必須です。この段階で、テスタを使ってハンダ付けの確認を行います。各端子から引き出された配線先のスルーホールと各ピン間の導通確認を行います。４個実装する中で何点かハンダをやり直しました。続いて、実装済み基板に接続ピンをハンダ付けします。基板を接続ピンに根本まで押し込みます。初めに１点をハンダ付けして基板の傾きを確認します。問題なければ、残りの４端子をハンダ付けします。
手前のセンターピンはハンダ付けしていませんが、チップの端子がない為です。残り３つも同様に作業をしました。（本記事アイキャッチ写真参照）BTLステレオの場合、このモジュールが４個必要ですが、当然アンプ基板も４枚必要となります。今回の実装レベルではまだいいですが、同じ実装を４枚繰り返すのは今から気が重いです。次回は今回製作したJFETモジュールのIdss測定を行い、アンプ基板の実装を開始します。
つづく（製作編12）
