設計編３
保護回路の製作が終わったので、アンプ回路の設計を行います。
基本方針
今回の目的はブログタイトルにもなっているとおり、終段用電源のリップル改善の為にスイッチング電源を採用する事です。効果を確認しやすいように、アンプ回路は現行マルチアンプシステムのLow-ch用に使用しているA級BTL方式DCパワーアンプの回路を踏襲します。現行アンプの回路図は以下のとおりです。
終段用電源の電圧は8.6Vとなっていますが、A級動作時の発熱量を少しでも抑える為に、この電圧に設定しました。採用するSW電源は入手性の観点から12V品としています。現行機よりも発熱が増える点が心配です。ブログの１つ前の課題の「オシロスコープの活用」で製作済みのアンプのハムの観測を行いました。結果は、電源トランスを外だしにした現行マルチアンプシステムのLow-ch用アンプの結果が断トツで良い事が確認できました。観測結果を再掲載します。
左は電源トランス内蔵のA級BTL方式DCパワーアンプの結果で、左が上で紹介したLow-ch用アンプの結果です。全くハムが観測されません。BTL方式のアンプであっても、アンプ内部のトランスの漏洩磁束の影響を無くす事はできていません。そこで、今回は電圧増幅段の電源も同じSW電源から供給する事にします。ノイズや発振対策の為、電源ラインにLC回路を入れて、終段用の電源と分離しておきたいとおもいます。２カ所でツェナーダイオードを使用していますが、使い方を見直します。下記はツェナーダイオードのデータシートの抜粋です。
このグラフを見ると電流値を5mAとする事で電圧の安定度が上がります。今回は電流値を約5mAに変更します。下記はHigh-ch用A級BTL方式DCパワーアンプの回路図です。
この回路の２段目の差動アンプの負荷に直列にダイオードを４個入れています。目的は差動アンプを構成する２つのトランジスタのVceを近づけて理想的な差動アンプの動作に近づける為です。どの程度効果があるかわかりませんが、今回も採用したいとおもいます。半導体については、現行機と同じとしておきますが、入手性によって後で変更が必要になるかもしれません。
アンプ回路設計
上記を反映して回路図を起こしてみました。
ここで構成を簡単に紹介します。初段はDual J-FETを使った差動アンプでカスコード接続により、差動アンプを理想的な状態で動作させます。２段目はスタンダードな差動アンプで、カレントミラー負荷等使用せずに本来の差動アンプの動作をさせています。ドライバー段出力からNFBをかけていますが、NFBループを極力短くする事と、ドライバー段までの動作確認が容易にできる事を考慮しています。終段は現行機よりも電源電圧が上がっていますが、バイアス電流を変えずにA級動作出力容量を確保しました。ドライバ段のトランジスタは、動作確認の都合上電圧増幅段と同じ基板に実装します。消費電力は0.3Wです。放熱器の要否を判断する為にデータシートを参照します。
上記はデーターシートから抜粋したPc-Ta特性です。このグラフを見る限りドライバ段のトランジスタに放熱器は不要です。この時点で、半導体の秋月電子在庫を確認してみました。初段の2SK2145GRは問題ありません。小信号用のバイポーラトランジスタ2SC1815BL/2SA1015GRは、セカンドソース品のUTC製であればこれも問題ありませんでした。ドライバ段と終段に使用している2SC3851Aは在庫切れで2SA1488Aは問題ありませんでした。2SC3851Aは個人在庫があるので、追加で2SA1488Aを購入してペアが確保できるかトライしてみたいとおもいます。確保できない場合は、別のトランジスタの代替を検討します。次回は、部品を揃えてトランジスタの特性測定を行い使用部品の選別をしたいとおもいます。
つづく（製作編９）
